Magia liczb
Najpierw nieco suchych faktów. Parhelia-512 to składający się z 80 milionów tranzystorów “kawałek krzemu”, wykonany w technologii 0,15 mikrometra. Ze względu na wewnętrzną architekturę jest to układ 512-bitowy (stąd nazwa), który komunikuje się z towarzyszącą mu pamięcią DDR SDRAM bądź SGRAM za pośrednictwem 256-bitowej szyny danych. Maksymalna ilość obsługiwanej pamięci to 256 MB, czyli dwukrotnie więcej niż w przypadku chipów GeForce4 i Radeon 8500. W związku z dwukrotnie większą niż u konkurencji szerokością szyny danych dwa razy wzrosła przepustowość podsystemu pamięci (do 20 GB/s). W skład chipa wchodzą dwa zintegrowane moduły RAMDAC o częstotliwości pracy 400 MHz każdy, koder sygnału do postaci TV oraz cyfrowy interfejs pozwalający na podłączenie dwóch zewnętrznych transmiterów TMDS (obsługa paneli LCD).
Zgodnie z obowiązującym trendem Parhelia-512 zawiera w sobie po cztery jednostki Vertex i Pixel Shader, umożliwiające równoległe przetwarzanie współrzędnych 16 wierzchołków. W skład każdego z czterech potoków wchodzą cztery jednostki teksturujące, co oznacza, że układ ten jest w stanie nałożyć w jednym cyklu zegara tyleż właśnie tekstur, na dodatek… czwórkami. Dodając do tego szybkie filtrowanie anizotropowe tekstur, obsługę magistrali AGP 8x, zgodność z interfejsem graficznym mającym się znaleźć w następcy Windows XP (GDI+ 2.0), wsparcie dla platform x86 (procesory klasy Pentium i Athlon), IA-64 (kości Itanium) oraz x86-64 układy z rodziny Hammer, to i tak będzie to dopiero sam początek wyliczanki możliwości nowego akceleratora 3D.
