7 nm

22, 14, 12, 10, 7 nm…

Fot. Piotr Sokołowski
Stale mówi się o najnowszych 7 nm układach scalonych. Dlaczego producenci krok po kroku zmniejszają skalę? I co ma z tym wspólnego Polak, Jan Czochralski? Zapraszamy do fascynującego świata nanometrów.

Mniejsze wymiary? Przyda się sztuczka, a nawet dwie

Skoro zatem technologia EUV nie jest stosowana, jak jest możliwe zbudowanie układów w rozmiarach technologicznych klasy 22, 14, 10 nm i 7 nm? Cóż, stosuje się pewne „triki”. Przede wszystkim maskowanie. Wafle krzemowe naświetlane są przez maski, co pozwala zwiększyć rozdzielczość, ale i tu są pewne granice. W procesie klasy 14 nm wprowadzonym przez Intel po raz pierwszy zastosowano tzw. podwójne naświetlanie (double patterning). Chodzi o to, że pojedyncza maska nie może mieć zbyt zagęszczonego wzoru, bo przechodzące przez nią światło ulegnie interferencji i cały proces naświetlania nie uda się. Dzięki zastosowaniu dwóch masek z przesunięciem fazowym mamy możliwość dalszego zwiększenia rozdzielczości bez ryzyka interferencji. Proces naświetlania trwa oczywiście dłużej (bo dwa razy naświetlamy ten sam wafel), ale i tak opłaca się, bo zyskujemy mniejszy wymiar technologiczny i w rezultacie możliwość produkcji większej liczby bardziej energooszczędnych i co najmniej równie wydajnych układów z tej samej powierzchni wafla.

Ale maskowanie to tylko jeden ze sposobów pozwalających uzyskać rozdzielczość wyższą niż wynikająca bezpośrednio z długości fal i własności układu optycznego. Maskowanie nie jest wystarczające do tego, byśmy uzyskali osiągane dziś wymiary elementów w układach scalonych. Kolejny pomysł wykorzystuje zjawisko znacznego wzrostu rozdzielczości systemów optycznych, w sytuacji gdy pracują one w ośrodkach o współczynniku załamania większym od 1. Proces ten, zwany litografią immersyjną stosującą układy refleksyjne, pozwolił uzyskać znacznie wyższe rozdzielczości naświetlania, a to z kolei umożliwiło budowę układów promowanych jako nanometrowe (np. 14 nm).

To się spodoba miłośnikom Star Wars – bombardowanie jonowe

Kolejnym etapem produkcji procesorów jest tzw. jonowa implantacja. Polega na bombardowaniu jonami powierzchni wafla krzemowego naświetlonej w procesie fotolitograficznym.

Bombardowanie wafla krzemowego jonami, czyli domieszkowanie
Bombardowanie jonowe, czyli „domieszkowanie” (graf. Intel)

Emitowane cząstki stają się częścią struktury w miejscach, które nie były pokryte substancją światłoczułą (tzw. fotorezystem). Ten proces nazywamy „domieszkowaniem”. W jego wyniku uzyskuje się pożądane właściwości elektryczne krzemowej struktury, która w niektórych miejscach staje się przewodnikiem, w innych – izolatorem. Następnie z powierzchni wafla usuwany jest materiał światłoczuły i nanoszona warstwa nośna dla przyszłych tranzystorów, które pojawią się w budowanym układzie. Powyższy opis jest bardzo uproszczony. W istocie domieszkowanie, wytrawianie i układanie kolejnych warstw budujących tranzystory na waflu krzemowym to daleko bardziej skomplikowana operacja. Po zakończeniu tego etapu mamy wafel z mnóstwem tranzystorów, jeszcze niepołączonych ze sobą.

Nanoszenie warstw połączeniowych na gotowy tranzystor, czyli galwanizacja (graf. Intel)

Po wielokrotnym domieszkowaniu, szlifowaniu i tym podobnej obróbce tranzystory tworzące już finalną strukturę trzeba jeszcze ze sobą połączyć. Spreparowane wafle krzemowe z naniesionymi już elementami elektronicznymi są zanurzane w kąpieli z siarczanu miedzi. Jony miedzi osadzane są na tranzystorze w procesie zwanym galwanizacją.

Polerowanie po galwanizacji
Polerka i mamy gotowe styki połączeń (graf. Intel)

Następnie warstwę miedzi zeszlifowuje się i poleruje w taki sposób, by na powierzchni tranzystora pozostały tylko odpowiednie styki połączeń. Same styki to oczywiście za mało, trzeba wyprowadzić właściwe połączenia. Tworzy się je poprzez kolejne nanoszenie wielu warstw metalowych. Na powyższej ilustracji, po prawej stronie widzimy gąszcz połączeń pomiędzy zaledwie sześcioma tranzystorami. Jak wiemy, w rzeczywistych układach są ich miliardy, to pokazuje jak dalece skomplikowana jest omawiana struktura. Chip może wyglądać na wyjątkowo płaski, ale pamiętajmy o skali, w jakiej się to wszystko odbywa. W przypadku intelowskich układów Intel Core już w drugiej ich generacji producent stosował aż do 30 warstw połączeniowych tworzących zawiłe obwody.

Testy, testy

Po wielokrotnym naświetlaniu, wytrawianiu, bombardowaniu jonami, galwanizacji, polerowaniu, szlifowaniu mamy wreszcie wafel krzemowy z naniesionymi gotowym strukturami układów. Ostatnim etapem produkcji są testy. One również przebiegają wieloetapowo. Najpierw, jeszcze przed pocięciem krzemowego wafla na właściwe chipy, każdy z tych układów przechodzi test elektryczny.

Testowanie gotowych, ale jeszcze nie upakowanych w obudowy procesorów (graf. Intel)

Specjalna głowica testowa styka się z odpowiednimi punktami układu i wykonywane jest sprawdzenie elektryczne, czy wszystko funkcjonuje tak, jak zostało zaprojektowane. Dla każdego odrębnego układu na waflu głowica testowa podaje wzorcowy sygnał, oczekując konkretnej odpowiedzi. Pozytywny wynik oznacza, że dany układ przechodzi do dalszej produkcji. Wafel silikonowy jest cięty na kawałki odpowiadające pojedynczym zbudowanym układom, a następnie te chipy, które przeszły testy są kierowane do dalszego pakowania. Później, gdy chip zostaje zapakowany już w końcową obudowę, przechodzi kolejne, dokładniejsze testy.

Reklama

W tym momencie warto jeszcze wspomnieć o jednej rzeczy. Co decyduje, do jakiej kategorii będzie przyporządkowany dany układ? Wielokrotnie z pewnością słyszeliście o przypadkach, kiedy jakiś procesor gorszej klasy był tak naprawdę układem klasy wyższej, ale z wyłączonymi rdzeniami, obciętą pamięcią SRAM czy innymi ograniczeniami.

Gdy wiecie już, jak powstają układy, zdajecie sobie sprawę, że te gorsze układy są często po prostu lepszymi, które nie do końca przeszły testy jakościowe, dlatego są oferowane na rynku jako mniej wydajne jednostki. Chodzi o to, że nic nie może się zmarnować. A rzekome obcięcie np. czterech rdzeni do dwóch czy wyłączenie jednego z rdzeni albo odchudzenie pamięci w rzeczywistości nie ma miejsca. W przypadku częściowo wadliwych chipów, które jednak można wykorzystać jako mniej wydajne układy gorszego typu ograniczenie funkcjonalności wprowadza się przez wewnętrzne oprogramowanie procesora. Nikt tam fizycznie niczego nie przecina, po prostu, jeżeli chip nie przechodzi w pełni testu, ale daje się go wykorzystać jako gorszy model, niepotrzebne/wadliwe moduły są odcinane programowo.

Poniżej krótki film pokazujący powstawanie procesora.


Na ostatniej stronie dowiecie się, czy 7 nm to naprawdę 7 nm.

Close

Choć staramy się je ograniczać, wykorzystujemy mechanizmy takie jak ciasteczka, które pozwalają naszym partnerom na śledzenie Twojego zachowania w sieci. Dowiedz się więcej.