Micron Mamba

Do niedawna trójpoziomową strukturę pamięci podręcznej spotkać można było wyłącznie w stacjach roboczych i komputerach z procesorami AMD K6-III. Czy dzięki Mambie może się to zmienić?

Jadowity eCache Mamby

W większości komputerów pamięć cache L2 znajduje się wewnątrz struktury procesora, a ich konstruktorzy zrezygnowali z montowania pamięci podręcznej na płycie głównej. Czy atak Mamby zmieni przyszłość pecetów?

Gdy po raz pierwszy w pecetowych procesorach (Pentium II) pojawił się zintegrowany ze strukturą układu cache drugiego poziomu, producenci podzespołów komputerowych odetchnęli z ulgą – nareszcie mogli obniżyć koszty produkcji, rezygnując z montażu na swoich płytach głównych drogich pamięci statycznych, stanowiących cache L2. Jednak płyty główne dla CPU typu Pentium MMX i AMD K6-2 (tzw. platforma Super Socket 7) ze względu na budowę tychże procesorów w dalszym ciągu musiały być wyposażane w pamięć podręczną L2.

Po pojawieniu się przed dwoma laty na rynku układów z serii AMD K6-III (zintegrowany 256-kilobajtowy cache L2) pamięć podręczna płyty głównej SS7 stała się automatycznie cache’em trzeciego poziomu. Rozwiązania takie były co prawda stosowane już wcześniej, np. w stacjach roboczych wykorzystujących procesory Alpha 21164, ale K6-III udowodnił, że nawet przy słabszym CPU (patrz: CHIP 9/99, s. 72) wydajność systemu z trójpoziomową strukturą pamięci podręcznej znacznie wzrasta – np. szybkość K6-III 450 MHz w zastosowaniach biurowych przewyższa swoimi możliwościami Pentium III 550 MHz. Niestety, ze względów ekonomicznych na płytach głównych przeznaczonych dla układów Pentium III czy Athlon nie opłaca się obecnie stosować cache’u L3, ale ta sytuacja może się wkrótce zmienić dzięki firmie Micron Semiconductors.

Taniec w rytmie mamby

Na zakończonym niedawno Microprocessor Forum 2000 inżynierowie z firmy Micron zaprezentowali największą sensację konferencji – chipset Mamba. Otóż w mostku północnym tego układu znalazło się aż 8 MB RAM-u stanowiącego trzeci poziom pamięci cache dla procesorów Athlon i Duron, z którymi ma współpracować w przyszłości nowy chipset. Jakby tego było mało, zintegrowana w Mambie pamięć nie jest pamięcią statyczną SRAM, ale dynamiczną!

Nowy chipset wykonany jest w klasycznej architekturze dwóch mostków – północnego i południowego (na konferencji Microprocessor Forum 2000 zaprezentowano jedynie north bridge). W części północnej – oprócz pamięci eCache zwiększającej, wg ostrożnych zapewnień producenta, wydajność o 15% – znajdują się kontrolery pamięci DDR SDRAM, magistrali AGP 4× oraz EV6 dla procesorów Athlon. Komunikacja z mostkiem południowym odbywa się za pomocą 64-bitowej magistrali PCI-X.

Zastosowany nowy typ pamięci eDRAM cechuje się nietypową konstrukcją. Jak wiadomo, układy dynamiczne mają dość prostą budowę (jeden bit pojemności to jeden tranzystor), ale odznaczają się długim czasem dostępu do danych. Jednak w Mambie czas wszystkich operacji skrócono aż o pięć cykli zegarowych w stosunku do tradycyjnej pamięci SDRAM pracującej w trybie x222 (patrz: CHIP 12/2000, s. 142). Niestety, odbyło się to kosztem zmniejszenia o 25% przepustowości pamięci, co oznacza, że 128-bitowe moduły eDRAM, zastosowane w Mambie przy 150-megahercowym zegarze, są w stanie przesłać maksymalnie 2,4 gigabajta informacji na sekundę – zamiast 3,2 GB/s.

Wspomniany transfer jest wystarczający dla większości dzisiejszych CPU, jednak w przypadku maszyn wieloprocesorowych może okazać się zbyt mały, dlatego w Mambie zastosowano osiem jednomegabajtowych modułów, do których dostęp jest jednoczesny. Zatem łączna szybkość transferu danych z eCache’u, bo tak nazwana została nowa pamięć podręczna, wynosi aż 9,6 GB/s.

Innowacja niemal za darmo

Konstrukcja układów mostka północnego wymusza ogromną liczbę wyprowadzeń, co prowadzi do naddawania powierzchni – i to znacznie większej, niż wymaga sama logika rdzenia. Jeżeli w to puste miejsce „włoży się” np. kartę graficzną lub pamięć cache, to produkcja kości będzie kosztowała praktycznie tyle samo, ile chipu bez cache’u.

W Mambie pamięć eDRAM wykonana w technologii 0,15 mikrona wbudowana w 0,18-mikronowy chip zajmuje 40% powierzchni półprzewodnika i jest niewiele większa niż north bridge chipsetu Samurai, produkowanego w niewielkich ilościach również przez firmę Micron Semiconductors.

Marzenie konstruktora

Duża uwspólniona pamięć podręczna o ogromnej przepustowości jest marzeniem konstruktorów systemów wieloprocesorowych, gdyż eliminuje problemy spójności cache’u (cache coherency). Należy się więc spodziewać, że tuż po wprowadzeniu Mamby do produkcji, co nastąpi w maju, pojawią się oprócz płyt głównych dla domowych pecetów również wieloprocesorowe serwery z Athlonami na pokładzie, stanowiące silną konkurencję dla maszyn z Pentium III Xeon. Oby tylko Mamby nie spotkał podobny los jak chipsetu Micron Samurai, który jako pierwszy już ponad rok temu obsługiwał pamięci DDR, lecz nigdy nie trafił do masowej produkcji.

Info
Grupy dyskusyjne
Uwagi i komentarze do artykułu:
#
Pytania techniczne:
#
Internet
Informacje techniczne na temat chipsetu Mamba
http://www.aceshardware.com/
http://www.noticias3d.com/articulos/200011/ mamba/1.asp
Micron Semiconductors
http://www.micronsemi.com/
Na dołączonym do numeru CD-ROM-ie w dziale Aktualności |Tendencje znajduje się dokumentacja z dodatkowymi informacjami technicznymi dotyczącymi chipsetu Micron Mamba, a pochodzącymi z Microprocessor Forum 2000.
0
Zamknij

Choć staramy się je ograniczać, wykorzystujemy mechanizmy takie jak ciasteczka, które pozwalają naszym partnerom na śledzenie Twojego zachowania w sieci. Dowiedz się więcej.