Północ i południe
nForce na pierwszy rzut oka nie różni się niczym od dostępnych układów chipsetów. Są to jednak pozory. Na początek wystarczy się przyjrzeć komunikacji pomiędzy mostkami północnym o nazwie IGP (Integrated Graphics Processor) a południowym – MCP (Media and Communications Processor), gdzie zastosowano po raz pierwszy w historii magistralę HyperTransport (patrz: CHIP 9/2001, str. 82). Wykorzystana w nForce szyna komunikacyjna taktowana jest zegarem o częstotliwości 400 megaherców i ma szerokość 8 bitów. Ponieważ transmisja odbywa się w trybie DDR, całkowita przepustowość magistrali wynosi 800 MB/s (po 400 MB/s w każdą stronę) – jest to np. ponad dwa razy więcej niż w przypadku rozwiązania stosowanego w chipsetach firm VIA i Intel.
Tak wysoka przepustowość magistrali międzymostkowej umożliwia płynną obróbkę strumieniowych danych multimedialnych (np. dźwięku i obrazu). Aby uniknąć kolizji i opóźnień związanych z nadmiarem przesyłanych jednocześnie informacji, skorzystano z rozwiązania bezpośrednio wynikającego ze specyfikacji HyperTransport – kanałów wirtualnych łączących ze sobą poszczególne urządzenia bez zaangażowania procesora. W rozwiązaniu tym, nazwanym StreamThru, specjalny jednopoziomowy moduł arbitrażu dba o to, żeby przesyłane poszczególnymi kanałami dane miały przydzielone priorytety gwarantujące im odpowiednią przepustowość.
W krzyżowym ogniu
Kolejną nowością w nForce, mającą za zadanie przyśpieszyć przepływ danych, jest wykorzystanie dwukanałowego dostępu do pamięci DDR lub SDRAM. Do tej pory rozwiązanie tego typu wykorzystywane było jedynie w przypadku modułów Rambus. Konstruktorzy z firmy nVidia w mostku północnym (w wersji IGP nForce420) zastosowali dwa niezależne 64-bitowe kontrolery, obsługujące po jednym banku pamięci każdy. W sumie tworzą one 128-bitowy interfejs pamięci o przepustowości 4200 MB/s.
Architektura TwinBank Memory Architecture, bo tak nazywa się to rozwiązanie, po raz pierwszy zastosowana została w kartach GeForce3 (Crossbar Memory Technology). Umożliwia ona nie tylko dwukrotne przyśpieszenie transmisji danych, ale również elastyczne zarządzanie dostępem do pamięci. Informacje z różnych urządzeń mogą być “na krzyż” dynamicznie przełączane do jednego bądź drugiego kontrolera, w zależności od ich obciążenia.
Przewidzieć przyszłość
W układzie IGP znajduje się jeszcze jedno rozwiązanie zmniejszające opóźnienia w dostępie do pamięci, a co za tym idzie – poprawiające wydajność komputera. Moduł DASP (Dynamic Adaptive Speculative Pre-Processor), bo o nim tutaj mowa, jest swego rodzaju ośmiodrożną, 64-kilobajtową, asocjacyjną pamięcią podręczną trzeciego poziomu z własnym sprzętowym układem śledzenia instrukcji i przewidywania skoków. Oczywiście mechanizm ten ma na celu odczytywanie danych z wyprzedzeniem, tak aby podczas kolejnych odwołań procesor mógł pobrać informacje z pamięci podręcznej chipsetu, a nie z wolniejszego RAM-u. DASP działa więc identycznie jak moduły pobierania instrukcji do pamięci podręcznej L2 w procesorach Pentium 4 i Athlon XP. Nvidia twierdzi, że dzięki tej jednostce CPU zyskuje nawet do 20% wydajności.
Ostatnim elementem zintegrowanym z mostkiem północnym chipsetu nForce jest dobrze znany układ graficzny GeForce2 MX, który korzysta z pamięci operacyjnej komputera.
