Firma z Tajwanu zapowiada procesorową technologię 5 nm i 7 nm+

Taiwan Semiconductor Manufacturing Company wyprzedza konkurentów.

Intel w ostatnim czasie ma problemy. Firma ogłosiła, że wciąż zmaga się z 10-nanometrową litografią, do tego dochodzą kolejne wykryte luki w układach „niebieskich”. Lepiej, jeżeli chodzi o rozwój technologii produkcji układów scalonych, radzi sobie teraz Taiwan Semiconductor Manufacturing Company. Przedstawiciele tajwańskiego producenta podczas Sympozjum Technologicznego w Santa Clara w USA ogłosili opracowanie własnej metody Wafer-on-Wafer, która ma zapewnić istotny skok w układach typu GPU. Nie podano, o ile wzrośnie wydajność jednostek graficznych, ale ma to być zmiana jakościowa na miarę tej, z którą mieliśmy do czynienia przy wprowadzeniu tzw. pionowych stosów (vertical stacking) w pamięciach DRAM.

TSMC
Dzięki technologii Wafer-on-Wafer, tajwańskie TSMC będzie mogło produkować znacznie bardziej wydajne układy GPU (fot. TSMC)

Ograniczenie przestrzeni pomiędzy warstwami ma istotnie wpłynąć na zwiększenie gęstości elementów układu i jednocześnie zmniejszenie opóźnień przesyłowych pomiędzy nimi. Układy warstwowe typu WoW mają być najpierw produkowane przy użyciu lepiej sprawdzonych technik 16 i 10-nanometrowych, zanim firma zdecyduje się na przejście z Wafer-on-Wafer również do mniejszych wymiarów litografii. Teoretycznie powinno to umożliwić wytwarzanie układów GPU dosłownie jeden na drugim, co będzie znacznie szybszym rozwiązaniem od konfiguracji wieloukładowych wykorzystujących niezależne karty.

A to nie jedyny postęp TSMC. Wcześniej firma zadeklarowała swoją gotowość, jeżeli chodzi o produkcję układów 7-nanometrowych w masowej skali. To wyjaśnia, dlaczego AMD zdecydowało się właśnie na wybór TSMC jako wytwórcy przyszłych Radeonów Instinct (GPU opracowanych z myślą o wspomaganiu obliczeń równoległych wykorzystywanych m.in. w uczeniu maszynowym). Oczywiście układów produkowanych z wykorzystaniem 7-nanometrowej litografii będzie znacznie więcej. Firma z Tajwanu konstruuje zarówno procesory ogólnego zastosowania (CPU), jak też układy graficzne (GPU), układy przeznaczone do obliczeń związanych ze sztuczną inteligencją (NPU) czy chipy stosowane w konstrukcjach typu ASIC kierowanych do górników kryptowalut.

TSMC
10 nm, 7 nm, 5 nm – jak długo jeszcze uda się zmniejszać konstrukcje układów scalonych? Odpowiedzi ma dostarczyć sztuczna inteligencja (fot. TSMC)

Taiwan Semiconductor Manufacturing Company zapowiedziało również nowy węzeł produkcyjny z ekstremalną, ultrafioletową litografią 7 nm+. Ma on być gotowy do pracy w pierwszej połowie przyszłego roku. Do końca 2019 TSMC zamierza potroić produkcję z jednej fabryki do poziomu 1,1 miliona wafli krzemowych w węzłach z 10 i 7-nanometrową litografią. Także w przyszłym roku tajwańskie przedsiebiorstwo chce uruchomić eksperymentalną linię wykorzystującą jeszcze mniejszą, bo zaledwie 5-nanometrową technologię. Budowa nowej fabryki zaprojektowanej właśnie z myślą o procesie  FinFET 5 nm ruszyła w styczniu. Przewidywana pełna zdolność produkcyjna dla układów 5-nanometrowych to rok 2020. Najciekawsze jest jednak to, że TSMC wyprzedzając Intela tak naprawdę dopiero się rozpędza, bo firma coraz mocniej inwestuje w uczenie maszynowe, które ma pomóc w jeszcze lepszej automatyzacji procesów produkcyjnych i udoskonalaniu działania tajwańskich układów.  | CHIP