30 miliardów tranzystorów w maleńkim procesorze

Dwa lata temu IBM zaprezentował testowy układ, wykonany w technologii 7-nanometrowej. Teraz inżynierowie amerykańskiej korporacji, we współpracy ze specjalistami Samsunga i GlobalFoundries, opracowali jeszcze gęstszą metodę upakowywania tranzystorów w chipie – 5-nanometrowy proces produkcyjny.

Choć zmiana „tylko” o dwa nanometry nie wydaje się szczególnie imponująca, to przy tej skali działania, gdzie do głosu dochodzą już efekty kwantowe, a klasyczna fizyka traci rację bytu, to dużo. Każde zagęszczenie układów, powodujące zwiększenie mocy obliczeniowej, przy jednoczesnym zmniejszeniu zapotrzebowania na energię, jest sukcesem.

IBM porzuca technologię FinFET na rzecz „nanowarstw” (fot. Mark Ahsmann / Wikimedia)

IBM, Samsung i GlobalFoundries przy tej okazji zmienili też sama metodę budowy procesorów. Obecnie najgęściej upakowane układy scalone są produkowane z wykorzystaniem tzw. tranzystorów FinFET. Takie chipy można wytwarzać do skali 10, ewentualnie 5 nm. Poniżej już nie. Krok wykonany przez producentów pozwola schodzić poniżej tej granicy.

Naukowcom udało się opracować jeszcze mniejsze struktury krzemowe, które mogą pełnić rolę tranzystorów. W procesie 5-nanometrowym tranzystory FinFET zostały porzucone na rzecz obiektów wykonanych z nanowarstw. Pojedyncza warstwa konstrukcyjna nanowarstwowego tranzystora to w zasadzie obiekt dwuwymiarowy – ma grubość zaledwie jednego atomu.

Nowy proces technologiczny, w którym elementy są zbudowane z nanowarstw, pozwoli wciąż zmniejszać ich rozmiar (fot. IBM)

Do czego konkretnie mogą przydać się nanowarstwowe układy o wymiarze technologicznym 5 nm (i mniejsze)? Wyobraźcie sobie smartfon, który nie dość, że jest znacznie szybszy od dzisiejszych topowych modeli, to jeszcze wolniej zużywa baterię, ładuje się szybciej i mniej rozgrzewa. Potencjał nanowarstw pozwala półprzewodnikom krzemowym nadal się rozwijać, a prawo Moore’a – o cyklicznym podwajaniu liczby tranzystorów w procesorach – niezmiennie działa. | CHIP