Samsung przedstawia plany rozwoju procesorów

7, 5, 4, a ostatecznie 3 nm. Takie są plany Samsunga na produkcję nowych układów SoC. Firma ujawniła zamiar odejścia od FinFET i przejścia na GAAFET.

Samsung jest jednym z największych producentów procesorów na świecie. W znacznym stopniu jest to efekt olbrzymiej popularności telefonów koreańskiego koncernu. Aktualnie najnowsze SoC Samsunga (Exynos 9810) produkowane są w 10 nm procesie technologicznym FinFET. Firma zapowiedziała jednak przejście do kolejnego etapu produkcji i zmianę rodzaju tranzystorów.

Szef Samsung Foundy będzie miał pełne ręce roboty w najbliższych kilku latach. Produkcja układów w tak zaawansowanych procesach technologicznych to niemałe wyzwanie (fot. Samsung)

Zacznijmy od kwestii bardziej zrozumiałej: procesu technologicznego. Samsung już teraz buduje układy w 10 nm, a całkiem niedawno, pod koniec 2017 roku firma zapowiedziała przejście w następnej generacji SoC na 8LPP (czyli 8 nm Low-Power-Plus). Okazuje się, że koreański gigant nie zwalnia. Według zapowiedzi układy 7LPP (7 nm Low-Power-Plus) trafią do produkcji jeszcze w tym roku. Już zastosowanie 8LPP powinno przynieść korzyść użytkownikom, bowiem według danych Samsunga układy te będą o 10 proc. mniejsze i bardziej efektywne energetycznie od obecnych 10LPP.

Po 7 nm następnym krokiem będzie 5LPE (Low-Power-Early). Będzie to pierwszy układ Samsunga produkowany z użyciem technologii EUV (ang. Extreme Ultraviolet). I jednocześnie ostatni korzystający z tranzystorów FinFET. Wraz z następnymi układami (4 i 3 nm) Samsung przejdzie na GAAFET. I tu potrzeba kilku słów wyjaśnienia.

FinFET to obecnie podstawa budowy właściwie wszystkich mobilnych SoC. W olbrzymim uproszczeniu najważniejsza część składowa procesora, tranzystory polowe (FET, z ang. Field-Effect Transistor) składają się z czterech podstawowych elementów. Pierwszym i drugim są źródło i dren, czyli dwie elektrody, między którymi przepływa prąd. Trzecim są tzw. bramki, które sterują przepływem prądu. Czwartym natomiast jest kanał – obszar półprzewodnika łączący elektrody, przez który także przepływa prąd. w modelu FinFET  tranzystory mają trójstronną bramkę otaczającą kanał.

W GAAFET (Gate All Around FET) mamy do czynienia z nieco inną budową, ułatwiającą tworzenie cieńszych chipów. Trochę jakby „położyć schemat FinFET na boku”.  Pionowa płetewka staje się płetewką poziomą, czymś w rodzaju krzemowego nanoprzewodu, znajdującego się między źródłem, a drenem. To zwiększa podatność układu na dalszą miniaturyzację. Samsung zapowiedział, że 4-nm SoC nie będzie ostatnim i przewiduje kolejny krok w postaci 3 nm.

Co ciekawe, GAAFET został już zaprezentowany w zeszłym roku. Wspólnie stworzony przez IBM oraz Samsunga układ GAAFET 5 nm nie był oczywiście chipem przeznaczonym do produkcji, ale raczej superzaawansowanym, inżynieryjnym samplem. Niemniej powstał i działał. O produkcji układów 5 nm informował też niedawno TSMC. 

Oczywiście zapowiedzi Samsunga są pozbawione konkretnych dat. O ile nie można mieć większych wątpliwości, że układów 8 nm i 7 nm możemy spodziewać się już wkrótce, to kolejne, zwłaszcza 4 i 3 nm GAAFET mogą kazać na siebie poczekać dość długo. Przypomnę tylko informację z 2011 roku, według której już od kilku lat powinniśmy cieszyć się 10 nm układami Intela. Oczywiście chcielibyśmy, by tak było. | CHIP

Close

Choć staramy się je ograniczać, wykorzystujemy mechanizmy takie jak ciasteczka, które pozwalają naszym partnerom na śledzenie Twojego zachowania w sieci. Dowiedz się więcej.