Z dostępnych dotychczas informacji, a więc nie obejmujących układów Agilex M, wiadomo, że nowe SoC mają mieć heterogeniczną budowę, co wydatnie ułatwia skalowanie układu. Liczba elementów logicznych może wynosić od 392 tysięcy do 2,69 mln. Wydajność obliczeniowa znajduje się w przedziale od 1,7 TFLOPS do 11,8 TFLOPS. Z obliczeniami FP16 nowe układy mają radzić sobie jeszcze lepiej: od 3,4 TFLOPS do 23,6 TFLOPS. W niektórych konfiguracjach układów Intel Agilex będzie można wybrać dodatkowo wbudowany, czterordzeniowy procesor ARM Cortex-A53.
Nowe SoC współpracują z pamięciami DDR5 oraz łączącymi w sobie zalety SSD i RAM pamięciami Optane DC (nieulotnymi pamięciami RAM). Opcjonalnie ma być dostępna także wbudowana pamięć HBM (podobna do tej stosowanej na Radeonach Vega) o pojemności 16 GB. Imponująca w Agilexach jest przede wszystkim liczba i szybkość interfejsów I/O. To zresztą konieczne, skoro procesory te pełnią funkcję wspomagającą. Układy zapewniają pełną zgodnością z PCIe 5.0 i wykorzystują do połączenia z głównym CPU interfejs CXL (Compute Express Link). Intel Agilex są w stanie wykorzystywać także bardzo szybką łączność sieciową: do 4 linii 400 Gbps i 8 linii 200 Gbps. | CHIP
