Powstał pierwszy wysokowydajny procesor RISC-V, ET-Minion, ET-Maxinos, wysokowydajny procesor RISC-V

Powstał pierwszy wysokowydajny procesor RISC-V do obliczeń SI. Łączy rdzenie ET-Minion z ET-Maxinos

Odkąd ruszyliśmy z reaktywacją serwisu Chip.pl, ciągle przyglądamy się temu, w jaką stronę zmierza architektura RISC-V i dziś możemy śmiało powiedzieć, że idzie w dobrą stronę. Nie tylko dlatego, że giganci pokroju Apple, Huaweia, czy nawet Intela się nią interesują, ale też przez dzieła same w sobie, jak np. zaprezentowany niedawno wysokowydajny procesor RISC-V do obliczeń SI firmy Esperanto Technologies, której najbardziej podoba się to, że ta architektura oferuje prosty zestaw instrukcji.

Ogromny krok zarówno dla RISC-V, jak i energooszczędnych układów AI. ET-SoC-1 to pierwszy wysokowydajny procesor RISC-V do obliczeń SI

Firma Esperanto Technologies założona przez Dave Ditzela stworzyła pierwszy wysokowydajny procesor RISC-V do obliczeń SI i to nie taki, który odznacza się wydajnością tylko na tle swoich poprzedników, ale przede wszystkim taki, który ma konkurować z potężnymi procesorami graficznymi. Firma osiągnęła więc coś, co miało być całkowicie poza możliwościami nie tylko architektury RISC-V, ale też x86, osiągając zarówno wysoką wydajność, jak i energooszczędność.

Czytaj też: Mobilna karta GeForce RTX 2050 ma jednak duży potencjał? Pierwsze testy na to wskazują

W RISC-V zdecydowanie najważniejsze jest to, że rdzeń na bazie tej architektury posiada zestaw 47 instrukcji, a nie około 1000, jak w przypadku x86. Uznaje się, że to nawet mniej instrukcji, niż obejmuje architektura ARM, ale to nie jest wystarczające do osiągnięcia mocy obliczeniowej, bo jak mówi sam założyciel, „większość rdzeni RISC-V nie jest ani tak mała, ani tak energooszczędna”, aby po prostu wsadzić ich tysiące do jednego układu. Dlatego firma Esperanto „musiała całkowicie przeprojektować procesor tak, aby zmieścił się w tych bardzo trudnych warunkach”.

Tak też Ditzel wraz ze swoimi inżynierami opracowali własne rdzenie do realizowania instrukcji „wektorowych” potrzebnych do efektywnego wykonywania działań matematycznych związanych z uczeniem maszynowym (np. mnożenie macierzy). Dlatego też w głównych rdzeniach ET-Minion znalazły się jednostki wykonujące 8-bitowe wektory liczb całkowitych oraz 32- i 16-bitowe wektory zmiennoprzecinkowe. Oprócz nich firma zapewniła każdemu rdzeniowi jednostki wykonujące bardziej złożone instrukcje tensorowe oraz systemy związane z efektywnym przepływem danych i instrukcji związanych z rozmieszczeniem rdzeni ET-Minion na chipie.

Czytaj też: Globalna premiera serii OPPO Find X5 i słuchawek Enco X2

Na pierwszym układzie o nazwie ET-SoC-1 znalazło się finalnie 1088 rdzeni ET-Minion, które uzupełniają cztery rdzenie ET-Maxions. Przez takie połączenie finalnie układ złożony z 24 miliardów tranzystorów zajmuje powierzchnię 570 milimetrów kwadratowych, czyli jest o około połowę mniejszy od GPU w NVIDIA A100. W praktyce ten SoC został zaprojektowany z myślą o akceleracji sztucznej inteligencji w centrach danych o ograniczonej mocy obliczeniowej, które instalowałoby się w już kompletnych serwerach do slotów PCIe i pozwalało wykonywać swoich 800 trylionów operacji w tym przedziale mocy.

Przechodząc do sfery energetycznej „podejście firmy Esperanto polega na zastosowaniu wielu układów scalonych o niskim poborze mocy, które nadal mieszczą się w budżecie energetycznym”. Przejawia się to w tym, że każdy rdzeń ET-Minion zużywa tylko ~10 miliwatów, co w przypadku samego układu sięga 20 watów. Takie połączenie mocy i wydajności udało się osiągnąć dzięki obniżeniu napięcia roboczego układów bez oczekiwanej utraty wydajności do około 0,4 V.

Czytaj też: Naukowcom udało się zintegrować sztuczny neuron z żywym organizmem

Jako że układ ET-SoC-1 jest już gotowy, działa i zachwyca swoją wydajnością, a przede wszystkim jej stosunkiem do pobieranej energii, to teraz musimy poczekać na jakiekolwiek zamówienia, które firmy trzecie będą składać Esperanto Technologies właśnie na te układy.