Materiały 2D do produkcji układów obliczeniowych przyszłości wydawały się kandydatem niemal idealnym do roli zastępców krzemu. Są skrajnie cienkie, dobrze radzą sobie w roli kanału przewodzącego i pasują do wizji tranzystorów, które w kolejnych generacjach mają być jeszcze ciaśniej upakowane, bardziej energooszczędne i lepiej przygotowane pod układy 3D. Właśnie dlatego od dłuższego czasu wracają w planach badaczy i firm szukających drogi poza klasyczny krzem, ale w samym laboratorium łatwo zachwycić się nośnikami ładunku, grubością kanału albo mobilnością elektronów. Prawdziwy tranzystor nie składa się jednak z samego kanału. Potrzebuje jeszcze dielektryka, bramki, kontaktów i całej architektury, która ma zachowywać się przewidywalnie nie w pojedynczym eksperymencie, ale w masowej produkcji. Właśnie tutaj pojawia się kłopot.
Nie materiał jest dziś największym problemem, ale interfejs
Zespół z Uniwersytetu Technicznego w Wiedniu opisał na łamach publikacji w Science coś, co brzmi niepozornie, ale uderza w samo serce planów dotyczących tranzystorów z materiałów 2D. Chodzi o szczelinę tworzącą się między ultracienkim półprzewodnikiem a warstwą izolacyjną. W wielu układach te dwie warstwy nie łączą się ze sobą wystarczająco mocno, bo zamiast silniejszego związania mamy tylko oddziaływania van der Waalsa. W efekcie między nimi pozostaje luka. Niby minimalna, ale jednocześnie wystarczająca, by pogorszyć kontrolę elektryczną nad całym urządzeniem.
Czytaj też: Nie satelita i nie samolot. Słońce utrzyma tę maszynę tam, gdzie nie sięga się dziś powszechnie
Wspomniana luka ma około 0,14 nm, czyli mniej niż średnica pojedynczego atomu siarki, a mimo to właśnie ona może stać się faktycznym ograniczeniem dalszej miniaturyzacji. W tranzystorze nowej generacji bramka musi bowiem możliwie precyzyjnie kontrolować stan kanału. Jeśli pomiędzy kluczowymi warstwami pojawia się dodatkowy dystans, to automatycznie słabnie sprzężenie pojemnościowe, a kiedy słabnie sprzężenie pojemnościowe, to cały sens dalszego ścieśniania struktury zaczyna się rozmywać.
Właśnie dlatego nowe badanie jest tak niewygodne i tak cenne zarazem, bo przynosi brutalne przypomnienie, że tranzystora nie da się oceniać bez całego otoczenia. Jeśli aktywna warstwa wygląda znakomicie sama w sobie, ale po zestawieniu z tlenkiem traci przewagę, to z perspektywy przemysłu taki kandydat zwyczajnie robi się dużo mniej atrakcyjny. Branża dostała tu tym samym narzędzie do odsiewania złych pomysłów.
Dlaczego to odkrycie uderza w całą wizję elektroniki po erze krzemu?
Cały współczesny plan rozwoju tranzystorów opiera się dziś na odzyskiwaniu kontroli elektrostatycznej nad kanałem przy coraz mniejszych wymiarach. Właśnie dlatego przemysł przeszedł od płaskich MOSFET-ów do FinFET-ów, a później do tranzystorów GAA i nanosheetów. Następnym krokiem mają być CFET-y, czyli struktury z kanałami ułożonymi warstwowo. Im jednak bardziej agresywna miniaturyzacja, tym ważniejsze staje się to, jak skutecznie bramka “trzyma” kanał w ryzach.
Czytaj też: Dlaczego statki rosną jak miasta? I czy to w ogóle ma sens?
Materiały 2D są tu kuszące właśnie dlatego, że potrafią zachowywać dobre własności przy grubościach, przy których klasyczny krzem zaczyna mieć coraz większy problem. Do tego pasują do wizji integracji monolitycznej 3D i procesów o niższych budżetach temperaturowych, ale jednak nie oznacza to, że wystarczy znaleźć ultracienki półprzewodnik i reszta sama się ułoży. Nowe prace przeglądowe wyraźnie pokazują, że lista przeszkód jest długa: od kontaktów i niezawodności, przez problem z osiągnięciem równie dobrych tranzystorów p- i n-typu, aż po integrację z dielektrykami. Nowe badanie dorzuca do tej listy element wyjątkowo nieprzyjemny, bo fundamentalny.
Czytaj też: Ten materiał nie jest ani cieczą, ani ciałem stałym. Naukowcy stworzyli ciekły metal z Terminatora 2
Badacze nie kończą jednak całej tej historii na samym problemie. Wskazują też kierunek wyjścia w postaci struktur typu “zipper”, których sens sprowadza się do tego, że półprzewodnik i izolator nie mają już tylko luźno do siebie przylegać, ale mają tworzyć znacznie mocniejsze, lepiej dopasowane połączenie. Gdy taka architektura eliminuje feralną szczelinę, odzyskujemy to, o co w tych urządzeniach chodzi najbardziej, czyli skuteczną kontrolę elektryczną bez dokładania dodatkowej “martwej” odległości między warstwami. Brzmi to rozsądnie, ale nadal jest to bardziej wskazanie właściwego kierunku niż gotowy produkt dla fabryk TSMC, Intela czy Samsunga.
To odkrycie dobrze wpisuje się w szerszy krajobraz ostatnich miesięcy. Z jednej strony pojawiają się rekordowe tranzystory o bramkach liczonych w okolicach 1 nm i demonstratory z MoS2. Z drugiej strony wracają eksperymenty z pełnymi układami logicznymi bez krzemu oraz kolejne próby przeniesienia materiałów 2D z laboratorium do bardziej fabrycznej skali. Wszystkie te historie wyglądają jak elementy jednej układanki, ale nowe badanie przypomina coś istotnego, bo to, że nawet najbardziej obiecujący klocek nic nie da, jeśli nie pasuje do reszty konstrukcji.
Źródła: Nature, Uniwersytet Techniczny w Wiedniu, Science, Imec
